⑫ 公 開 特 許 公 報 (A)

昭62-188483

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和62年(1987)8月18日

H 04 N 5/95 G 11 B 20/02 A - 7423-5C 7736-5D

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称 時間軸誤差補正装置

> 願 昭61-5402 ②特

昭61(1986)1月14日 29出

②発 明 坂 内 逄 司 者 清 志 79発明 者 佐々木 光 雄 葉 個発 明 千 繁 @発 明 者 粟 才 知 雄 平塚 ⑫発 明 松下電器產業株式会社 砂出 顖 人 敏男 弁理士 中尾 70代 理

門真市大字門真1006番地 松下電器産業株式会社内 門真市大字門真1006番地 松下電器産業株式会社内 門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地 松下電器產業株式会社内 門真市大字門真1006番地

外1名

1 、発明の名称 時間軸誤差補正装置

2、特許請求の範囲

(1) 時間軸誤差成分を含む再生映像信号の 1 水平 走査期間の時間長を検出した検出時間長と基準 クロック信号を所定の数だけ計数した1水平走 査期間の基準時間長との差から速度誤差信号を 得る手段と、前記速度誤差信号を記憶装置に記 憶する手段と、現時刻の速度誤差信号と前記記 憶装置に記憶したそれ以前の数水平走査期間の 速度誤差信号とから次の水平走査期間内の速度 誤差信号を予測 し速度誤差補正信号を得る手段 と、前記再生映像信号の1水平走査ごとの基準 位置に前記基準クロック信号の位相をシフトし て位相同期させ位相同期クロック信号を得る手 段と、前記位相同期クロック信号を前記速度誤 差補正信号に従がって位相シフトして位相補正 クロック信号を得る手段と、前記位相補正クロ ック信号で前記再生映像信号を▲/D変換する

手段とを少なくとも有することを特徴とする時 間軸誤差補正裝置。

- (2) 基準クロック信号とこの基準クロック信号の 1/Nクロック (N = 2ⁿ n = 1 , 2 , ···) づつ遅 延させたN-1個の遅延クロック信号とを用い て再生映像信号の1水平走査期間の時間長を検 出することを特徴とする特許請求の範囲第1項 記載の時間軸誤差補正装置。
- (3) 基準クロック信号の L 倍(L = 2^ℓ, ℓ = 1.2…) で発振する逓倍クロック信号とこの逓倍クロッ ク信号の 1/M クロック(M = 2^{m m = 1},2…) づつ遅延させた M ー 1 個の遅延逓倍クロック信 号とを用いて再生映像信号の1水平走査期間の 時間長を検出することを特徴とする特許請求の 範囲第1項記載の時間軸誤差補正装置。
- (4) 速度誤差信号の現時刻及びそれ以前の数水平 走査期間の速度誤差信号から多項式近似して仄 の水平走査期間内の速度誤差補正信号を得るこ とを特徴とする特許請求の範囲第2項または第 3 項記載の時間軸誤差補正裝置。

3、発明の詳細な説明

産業上の利用分野

本発明は、再生映像信号に含まれる時間軸誤差に高速.高性能に追従するクロック信号を得て再生映像信号の時間軸変効を除去し、高品質な映像信号を得る時間軸誤差補正装置に関するものである。

従来の技術

従来▼TR等の再生映像信号の時間軸誤差成分を除去するためには、VCO、AFC回路等から得られる再生映像信号の時間軸誤差に位相同期したクロック信号によって再生映像信号をA/D変換して記憶装置に替き込み、前記VCO、AFC回路等のアナログ量の誤差電圧を速度誤差電圧とし、この速度誤差電圧に従がって基準クロック信号をアナログ的に位相変調して得られる変調クロック信号で前記記憶装置から読み出してD/A変換する時間軸誤差補正装置が提案されている。

発明が解決しようとする問題点

しかしながら上記の構成では、速度誤差をアナ

 ρ (N = 2^n n = 1 , 2 , …) づつ遅延させた遅延 クロック信号とを用いて検出した再生映像信号の 1 水平走査期間の検出時間長と前記基準クロック 信号を計数した1水平走査基準時間長との差を2 進符号で速度誤差信号として得て記憶装置【化書 き込み、現時刻の速度誤差信号とその前数水平走 査期間の速度誤差信号から多項式近似により次の 水平走査期間の速度誤差を予測して速度誤差補正 信号を得、前記基準クロック信号を前記再生映像 信号の1水平走査どとの基準位置に位相シフトし て位相同期させこの位相同期クロック信号を前記 速度誤差補正信号に従がって位相シフトした位相 補正クロック信号で前記再生映像信号を A / D 変 換し、記憶装置『に書き込み、所定の安定したク ロック信号で前記記憶装置IIから読み出しD/A 変換して再生映像信号の時間軸変動を除去する時 間軸誤差補正装置である。

作用

本発明は、上記した構成により再生映像信号を A/D変換するクロック信号を前記再生映像信号 ログ位相比較器を用いて電圧レベルあるいはベルス幅として険出し、この速度誤差をアナログ位相 変調器の変調電圧に変換してクロック信号を位相 変調 しているため、コンデンサーのリーク・部品 のはらつきや温度特性・ノイズ等の影響により精度 良く安定な速度誤差の検出及び位相変調ができない問題がある。また精度良い前記検出及び変調を行なりためには複雑な調整が必要であり量産化をする上で大きな問題となる。

更に、速度誤差電圧をアナログ量として検出するので、記憶・または複雑な変換処理をするためには、アナログ信号処理では精度、安定性に問題があり、ディジタル信号処理するためには A / D 変換器等のディジタル変換器が必要となるα

本発明はかかる点に鑑み、高精度にしかも安定 度の高い時間軸誤差補正を行ないディジタル信号 処理で補正することにより調整も不要な時間軸誤 差補正装置を提供するものである。

問題点を解決するための手段

本発明は、基準クロック信号とその 1/N クロッ

の1 水平走査ごとの基準位置に基準クロック信号の位相を同期させることにより時間軸変動の低域周波数成分を除去し、前記再生映像信号の速度誤差をディジタル的に前記基準クロック信号の1/Nクロックの精度で検出し、次の水平走査期間の速度誤差を予測して速度誤差補正することによって時間軸変動の高域周波数成分を除去し、高精度で安定度の高い時間軸誤差の除去を行なうことができる。

実施例

以下、本発明の実施例について説明する。第1 図は本実施例の時間軸誤差補正接置のブロック図、第2図は第1の位相シフト器6の動作破形図、第3図は再生映像信号の時間軸誤差の破形図、第4図は時間軸誤差を速度誤差の3次多項式近似によって予測して速度誤差補正信号を得る破形図、第6図は速度誤差補正信号発生器7、及び第2の位相シフト器8のブロック図、第6図は第6図の動作を説明する破形図である。

本実施例においては、基準クロック信号とその

%クロックづつの遅延クロック信号を用い、速度 誤差補正は3次多項式近似する場合を例にとって 脱明する。

再生映像信号は入力端子1からA/D変換器3、 及びパースト信号検出器4に入力する。パースト 信号検出器4から出力する検出バースト信号は第 1の位相シフト器5に入力し、例えば第1波の立 ち上がりが検出される。第2図▲はこの第1のパ - スト信号である。第1の位相シフト器5では、 との第1のパースト信号 A と基準クロック信号 B 及び増クロックづつ遅延した遅延クロック信号C、 D、R、F、G、H、Iとの位相を比較して最も 近いクロック信号を1H(H:水平走査期間)ご とに選択し位相同期クロック信号」を出力する。 前記基準クロック信号Bは入力端子2から入力す る基準Hに位相同期して基準クロック信号発生器 9で発生したものである。速度誤差検出器6では、 前記検出パースト信号の18時間長を、前記基準 クロック信号及び始クロックづつ遅延させたす個 の遅延クロック信号とを用いて検出し、前記基準

$$\begin{array}{l} a = \frac{1}{6} \; (\; 1\; 1\; \triangle V_{\, n} - 7\; \triangle V_{\, n-1} \; + 2\; \triangle V_{\, n-2} \;) \\ \\ b = \frac{1}{2} \; (\; 2\; \triangle V_{\, n} - 3\; \triangle V_{\, \, n-1} \; + \; \triangle V_{\, n-2} \;) \\ \\ c = \frac{1}{6} \; (\; \triangle V_{\, n} - 2\; \triangle V_{\, n-1} \; + \; \triangle V_{\, n-2} \;) \\ \\ Y_{\, n+1} \; (\, O\,) = O \; , \; \; Y_{\, n+1} \; (\, 1\,) = \; \triangle V'_{\, n+1} \\ \end{array}$$

 $X_{n+1}(t)$:速度誤差微分信号、 ΔY_{n+1} :予測速度誤差信号 で与えられるo

第2の位相シフト器8は、この速度誤差補正信号 In+1(t) に従がって前記位相同期クロック信号 と場クロックづつの遅延クロック信号を得る。と場クロックでは相補正クロック信号を得る。この位相補正クロック信号により A / D 変換器3 で前記再生映像信号を A / D 変換し記憶装置1 O の書き込みを制御する。前記記憶装置1 O の読み出し、及び D / A 変換器1 1 は前記基準クロック信号で制御し、出力端子1 2 に時間軸誤差成分の除去された再生映像信号が出力する。

次に、第6図、及び第6図を用いて上記速度調 差補正を説明する。

入力端子13には再生映像信号の再生 K 信号が、 入力端子14には速度誤差信号 ΔV1が、入力端子 クロック信号を計数した 1 H 時間長との差を巫匪 誤差信号 △Viとして出力する。第3図の △Viがこ の速度誤差信号であり、例えば 6 ビットの 2 進行 号で与えられる。この場合、速度誤差範囲 ± 4 クロックであり 6 ビットの 5 5 上位から符号ビット が1 ビット、クロック単位の速度誤差が 2 ビット、クロック内の速度誤差が 3 ビットである。

速度誤差補正信号 Y(t)は次式で近似される。

 $Y(t) = at + bt^2 + ct^3$

ここで現時刻の水平走査期間を n とし、 Y_{n+1} (t) を次の水平走査期間内の速度誤差補正信号とし、 $t=\frac{TCK}{1HCK}$ (TCK: 1 H内のカウント数・1HCK: 1 Hのカウント数〇≦ t ≦ 1)とすると、 $Y_{n+1}(t)=at+bt^2+ct^3=\int (a+2bt+3ct^2)at=\int X_{n+1}(t)dt$

15には位相同期クロック信号が入力する。記憶 装置16は6ピットのシフトレジスタであり速度 誤差信号を順次シフトして現時刻 n に対して△Vn. ΔVn-1.ΔVn-2 を演算器 1 7 に出力する。演算器 1 7は上記3次多項式近似に基づいて係数abc を計算し各時刻『における前記速度誤差微分信号 Xn+1(t)を出力する。 この Xn+1(t) (第6図 L) は、 1 Hの所定の位置のパルスとその符号ピット信号 からなり、たとえば△V'n+1 = 000101の時1 H 期間内に位相補正すべき数、すなわち5個のパル スを発生させる。 up/doun カウンタ18は前記 再生H信号でクリアされたのち前記速度差徴分信 号×n+1(t) をクロックとし前記符号ビット信号で up/doun を制御してカウントし、速度誤差補正 信号 Yn+1(t) (第6図M,N,O)を出力する。 このカウント up または doun は前記 Yn+1(t) = ∫ Xn+1 (t) df の積分に相当している。 選択器20で は前記位相同期クロック信号(CK2)と遅延クロッ ク信号(CK2~CK8)とから前記速度誤差補正信 号 Yn+1 (t) に従がってクロック信号をCK1,CK2.

…へと順次切り換えて位相補正クロック信号として出力端子29へ出力する。D-FF19は遅延器21で遅延した位相補正クロック信号により上記クロック切換えタイミングを制御している。

以上の様に本実施例によれば、基準クロック信 号を再生映像信号のバースト信号に位相同期させ て位相同期クロック信号を得、再生映像信号の速 度誤差を基準クロック信号を用いてその%クロッ クの精度で直接検出し、この速度誤差信号から3 次多項式近似により次の水平走査期間内の速度誤 差を予測して速度誤差補正信号を得、前記位相同 期クロック信号の位相を順次シフトして得る位相 補正クロック信号で前記再生映像信号を A / D 変 換し記憶装置に書き込み、基準クロック信号で號 み出しD/A変換を行なりことにより、高速追従、 高精度で安定度の高い時間軸変動の除去を行なり ことができる。また、位相同期クロック信号及び 補正クロック信号は完全なディジタル信号処理で 得ることができるため、VCO及びアナログ位相 変調器を必要とせず回路の調整も不要で、部品の

したクロック信号を得ることができるため、再生 映像信号の時間軸誤差成分を精度良く安定に除去 することができる。また、全系ディジタル信号処 理であるので回路の調整等も不要である。

4、図面の簡単な説明

第1図は本発明の実施例の時間軸観差補正装置のブロック図、第2図は同実施例の第1の位相シフト器の動作波形図、第3図は同実施例の再生映像信号の時間軸観差の波形図、第4図は同実施例の速度観差補正信号を得る波形図、第5図は同実施例の速度誤差補正信号発生器、及び第2の位相シフト器のブロック図、第6図は第5図の動作を説明する波形図である。

3…… A / D 変換器、 4……バースト信号検出器、 6……第 1 の位相シフト器、 6……速度誤差検出器、 7……速度誤差補正信号検出器、 8……第 2 の位相シフト器、 9……基準クロック信号発生器、 1 O……記憶装置、 1 1 …… D / A 変換器。代理人の氏名 弁理士 中 尾 敏 男 ほか1名

はらつきや信号処理系のノイズによる特性の劣化 も少ない。


更に前記記憶装置から読み出される再生映像信号は完全に時間軸変動が除去されているので、以 後信号処理する上で非常に都合が良い。

なお、本実施例では、基準クロック信号とその %クロックづつの遅延クロック信号を用いて位相 同期クロック信号の発生・速度誤差の検出、及び 位相補正クロック信号の発生を行なっているが、 例えば基準クロック信号のみ通倍クロック信号と その½クロックの遅延クロック信号を用いて上記 処理を行なっても同様な効果を得ることができ、 この場合、多くの遅延器を必要とせず、遅延のば らつきやクロックのデューティの変化による精度 の劣化も少ない。


発明の効果

以上説明した様に、本発明によれば再生映像信号の時間軸誤差を基準クロック信号の1/Nクロックの精度で検出し、この時間軸誤差の低域周波数成分までにも位相同期


第 1 図




第 2 🔯




第 3 図



第 4 🛭



第 6 図



怒